AMD推出首款封装内存 SoC Versal Gen 2 板卡面积缩减60%

此次由 HBM 高带宽内存供给持续重要、价格高企所推动的设计改变，被视为应对数据中间与 AI 市场需求的关键一招，也意味着在高带宽场景中，LPDDR5X 封装内存正在成为替代 HBM 的实际选项。

根据 AMD 介绍，Versal Gen 2 MoP 经由过程在封装中集成多达四颗 LPDDR5X 芯片，实现最高 32GB 容量、最高 9000MT/s 速度与最高 288GB/s 带宽，比拟分立 LPDDR5X 设计可缩减跨越 60% 的板卡面积，同时带来高达 10 倍的算力晋升，并支撑跨越 15 年的产品生命周期。 更紧凑的封装和板卡设计，有助于在企业与数据中间标准外形（EDSFF）、3U VPX 等以往因外部高速内存布线、空间与散热问题而难以实现的形态中安排高带宽体系，也便利了在电信及航空航天等受限情况中的应用。

Versal Premium Gen 2 MoP 采取基于 Arm 架构的自适应 SoC 设计，并在芯片内集成 CXL 3.1 与 PCIe 6.0 硬核 IP，单链路速度最高 64Gb/s，可与 AMD EPYC 处理器搭配，为数据密集型应用供给高速数据通路。 在内存资本方面，MoP 设计支撑最高 9000Mb/s 的 LPDDR5X 内存，同时经由过程 CXL 内存池与扩大模块实现灵活的内存扩大，为 AI 推理、视频处理、收集安然等高带宽工作负载供给充分的数据供给才能。

在具体资本设备上，今朝颁布的 Versal Premium Gen 2 MoP 器件包含 2VP3422、2VP3522 与 2VP3622 等型号，体系逻辑单位最高可达 327.3 万个，集成 LPDDR5X 容量同一为 32GB，配备八个 x32 位控制器，同时供给多达数千个 DSP 引擎以及两路 PCIe 6.0 x8 接口并支撑 CXL 3.1。 这些器件还具备最高 194 条 XP5IO 与 78 条 MIO 通道，以及最多 72 个 GTM2 高速收发器，面向须要高带宽、高 I/O 密度和强大年夜可编程逻辑的复杂体系设计。

在安然才能上，Versal Premium Gen 2 MoP 引入 PCIe 6.0 的链路层完全性与数据加密（IDE）特点，加强对物理进击的防护才能，保障传输中数据安然。 芯片内集成的 DDR 内存加密功能可在不占用可编程逻辑资本的前提下保护静态数据，而硬核 400G 高速加密引擎则为高带宽安然处理供给支撑，以在不就义吞吐的情况下强化整体安然性。

面向长生命周期和严苛情况，Versal Premium Gen 2 MoP 支撑工业级工作温度范围，从 -40℃ 到 110℃，合适经久在线、义务关键型场景，在靠得住性与机能之间寻求均衡。 借助 LPDDR5X 封装内存与跨越 15 年的生命周期支撑，AMD 试图将产品供给节拍与数据中间驱动的 HBM 更新周期脱钩，降低因内存停产或供给受限而被迫改版的风险，这一点对工业控制、通信、国防等行业尤为重要。

在开辟与交付层面，Versal Premium Gen 2 MoP 供给预验证的封装 LPDDR5X 接口，免除了在电路板长进行高速度内存布线的复杂工作，有助于削减板级仿真与验证，从而缩短项目开辟周期、降低设计风险并削减昂贵的多次改板。 AMD 表示，这一封装内存架构旨在赞助体系架构师在有限空间与严苛热设计前提下持续晋升带宽与算力，加快高带宽体系的量产落地。

根据官方筹划，Versal Premium Gen 2 MoP 设备估计将在 2026 岁尾开端送样，并于来岁下半年进入量产阶段。 在 HBM 持续供不该求、价格保持高位的大年夜背景下，AMD 经由过程在 Versal Gen 2 上引入封装 LPDDR5X 筹划，试图为高带宽计算市场供给一个兼顾机能、成本与供给稳定性的折中选择，也为将来更多标准 SoC 采取封装内存架构供给了样板。