在芯片家傍边，传统芯片技巧演进的核心逻辑是将晶体管越做越小，但这条路正切近亲近物理和经济的双重极限。而华为此次颁布的定律则是将芯片成长的存眷核心从传统的“几何空间缩微”（把晶体管做小）转向了“时光缩微”（把旌旗灯号传输时光缩短），经由过程逻辑折叠等技巧，实现半导体与电子体系的持续演进。
以前六年，华为基于这一思路设计并量产了381款芯片。本年秋季，首款完全采取逻辑折叠技巧的麒麟芯片将面世。华为估计，到2031年，基于韬（τ）定律的高端芯片晶体管密度将达到1.4纳米制程的一致程度。
但一个更尖利的问题也摆在了行业面前：韬（τ）定律到底是一个真正的“新定律”，照样在技巧受限下的自救营销？
“关键点并不在于韬（τ）定律是否真的成为摩尔定律层面上的一个新‘定律’。”一位业内的分析人士表示，韬（τ）定律比起替代摩尔，更重要的旌旗灯号在于它初次打破了“唯制程论”的枷锁，为家当打开了别的一条可能的成长路径，固然依旧挑衅重重。
摩尔定律的替代品？
以前半个多世纪，摩尔定律驱动着半导体家当的进步。它的核心是几何缩微：每18至24个月，晶体管密度翻一番，机能晋升，成本降低。但如今的半导体家当，想要持续依附缩小尺寸换取机能晋升，已经越来越难。
5月25日，何庭波在一篇签名论文《多层电子体系的时光缩微理论》中提到，在大年夜部分汗青中，半导体家当只有一件事要做：把晶体管做得更小，但在7nm之后，纯尺寸缩微的回报已经趋于平缓。掩模成本、EUV折旧和设计规矩复杂性已将2nm节点的前沿芯片设计预算推至跨越十亿美元。
华为提出的“韬（τ）定律”，核心本质在于不再依附几何尺寸的缩小，而是经由过程在器件、电路、芯片、体系等各个层面，紧缩有效常数τ来实现。
“所有的芯片，他们合营的工作就是搬运数据。之前几何标准上的优化，主如果用更好的光刻机打印更高密度的电子通路加快。然则如今电子通路的宽度已经跟在上面跑的这个车差不多了，所以会出现漏电以及丢数据的情况，其实就是摩尔定律碰到瓶颈了。”华为一名内部人士对记者表示，时光标准上的优化，举例来说就像电旌旗灯号在芯片介质上的传播速度只有它在真空中的50%，但只要在材料学上有冲破，换介电系数更好的材料，那么就有晋升空间。
“3D堆叠、混淆键合、光替代铜等，台积电等半导体企业其实都已经在做了。”上海财经大年夜学特聘传授胡延平在一篇签名文章中表示，业界评论辩论过程中的疑问重要集中在三点：第一点，“韬（τ）定律”是一条与众不合的新路，照样其实大年夜家都邑走的路；第二点，这是一条渐进、优化、改进的路，照样一个全新的体系；第三点，这是在换道超车，照样须要霸占更多的根本难关。
但寻求后摩尔时代下的替代筹划，华为并不是第一家。此前，英伟达也在体系集成上加大年夜投入，包含NVLink、NVSwitch、CoWoS封装、HBM集成、软件生态体系，以及机架级架构。AMD寻求小芯片（chiplet）和先辈封装技巧，英特尔的Foveros和台积电的SoIC，也代表了各安闲垂直集成和三维堆叠方面的尽力。苹果的M系列芯片的成功，很大年夜程度上归功于内存的本地化以及硬件与软件的垂直集成。
他认为，尽管已经稀有学测算，但“韬（τ）定律”今朝还不是严格意义上的半导体范畴的成长定律，只是根据实践提炼出来的测算理论，以及对将来的体系断定和成长预期，和摩尔定律短时光内也无法相提并论。然则从制程延缓、计算架构在变、新的计算体系时空不雅正在形成等角度来看，“韬（τ）定律”成为定律也不是一点可能都没有。
“制程方面没有亘古不变的定律，能持续有效个十来年就不错了。AI算力需求持续井喷当前，对计算的需求不仅仅在于进步晶体管密度、晋升能效比，还包含必须面向SICAS将来架构的加快演进。”胡延平表示，半导体家当切实其实处在成长过程的重要拐点，这个拐点必须有人发出拐弯旌旗灯号，有企业做出拐弯动作。走出冯·诺伊曼架构、三进制、类脑计算、光计算、量子计算等不合偏向业界都在向前走。包含华为在内的企业，不会逗留在路径依附里。
在何庭波提交的论文中，提到芯片在速度机能方面取得的相当一部分收益，并不是经由过程新的光刻工艺步调获得的，而是经由过程在三维空间中对逻辑分布进行拓扑重组实现的，且该偏向可持续。这种方法就像是“将平房进级为摩天大年夜楼”，传统的芯片设计是2D平面的，旌旗灯号在几百亿个“门限开关”（晶体管）之间穿行，但在摩天大年夜楼中，本来须要长距离程度传输的旌旗灯号，如今可以“坐电梯”垂直穿越，物理距离被急剧缩短。
这与摩尔定律有着本质不合，因为驱动技巧的力量不再是制程的追赶以及单一的光刻节点的冲破，而是依附于在器件、电路、芯片、体系四个层面体系性。恰是这种多维度的根本性改变，让半导体家当不得不从新核阅将来的演进偏向。
家当影响几何？
尽管前路漫漫，荆棘密布，但华为也在用自身的案例来解释这必定律的可行性。何庭波在论文中给出了一组数据，2020年5月至2026年5月时代，华为半导体设计并量产了381颗芯片，办事于移动、AI、汽车、工业和基本举措措施市场。在全部产品组合中，τ缩微论点经受住了考验。2029年，CPU机能核心频率估计将迈向4GHz及以上，麒麟SoC效力估计在三到五年内涵典范应用下将晋升1倍以上，AI硬件集成度估计到2035年将增长100倍以上。
当游戏规矩从“几何空间”变为“时光体系”时，牌桌上的玩家们也在开端担心是否会见临一次残暴的洗牌。在采访中，部分人士对记者表示，这里面有机会，也有挑衅。
对于行业而言，韬（τ）定律下，封装技巧、新材料、互连架构、体系软件协同设计等以前被视为“副角”的范畴，慢慢站到了关键地位。任何一家公司，假如能在体系层级设计上实现立异，例如经由过程先辈的3D堆叠、片间互联协定来有效紧缩τ值，就有可能在机能上超出采取更先辈但成本昂扬制程的敌手。
“在无法获得最先辈EUV和领先代工厂办事的情况下，反而让华为卸下了包袱。事实证实，不依附最先辈节点，经由过程体系级的时光优化，同样可以实现代际机能晋升。这直接挑衅了前者赖以生计的竞争优势基石。”半导体行业的一位资深人士对记者表示，靠摩尔定律成功的公司，组织架构、人才贮备、技巧积聚和本钱设备都是环绕“工艺节点”展开的，善于的是“把一个功能做到极致”，而τ定律请求的是全栈才能。
何庭波在演讲中也在反复强调从器件到体系的协同优化，华为的“同一总线（UB）”、“HiONE光互联引擎”、“体系折叠”等，无一不是体系级的工程。
但也有家当链企业表示出了担心。一位半导体上游设备相干负责人对记者表示：今朝该理论短期内家当影响有限，但若后续技巧路径推动至1纳米以下制程，行业将迎来严格挑衅。
“华为这套技巧筹划，是在缺掉顶尖光刻机的前提下，依托架构、算法等软性技巧实现机能等效对标，但该模式无法替代硬件层面的技巧攻坚。”上述人士表示，国表里芯片企业成长处境差别明显，海外厂商可借力台积电、三星等先辈制程资本，国内企业成长阻力更大年夜，行业成长仍有赖于软硬件范畴同步实现技巧冲破。
此外，理论从提出到成为家当共鸣，都必定伴跟着巨大年夜的风险和实际挑衅。摩尔定律之所以成功，不仅仅是因为晶体管密度的晋升，更是因为这些改进伴跟着经济上可扩大的制造工艺。τ定律今朝更像是一个卓越的体系工程学原则，但尚未被证实是一条通用的、普适的经济学轨则。当须要大年夜范围量产数百万甚至数切切片芯片，并遭受花费级市场的成本压力时，τ缩微的经济账是否能算得过来，仍是巨大年夜未知数。
这无疑为具备强大年夜体系集成才能的公司，以及国内浩瀚始创的Chiplet和先辈封装公司，打开了新的机会窗口。
“韬（τ）定律意味着难度系数在必定程度上更大年夜了。”胡延平表示，设备、制程、工艺、良率甚至散热以及EDA等基本层面的挑衅与自我挑衅并存。这必定律不是遥遥领先式的官宣，而是对打法的一次融合提炼，对将来的一次大胆预期，对体系的一次周全拓新。
不过，在他看来，先辈制程正在变成“不是独一”，且制程本身在放缓，从时光角度给了国产芯片、新的计算体系以立异空间。
她表示，“韬（τ）定律”正在向行业计谋家和本钱设备者注解，下一笔投资应跟随τ而非节点，产品竞争力不再完全依附顶尖光刻工艺，芯片封装、内存带宽、互联架构的计谋地位，已比肩往日先辈逻辑制程。
对于在成长过程中将“摩尔定律”等同于“进步”的一代工程师而言，这是一个艰苦的改变。“几何时代事实上已经停止，否定这一事实不是可行的策略。经由过程缩微实现加快的时代正在让位于经由过程多层电子体系的τ优化实现加快的时代。”何庭波说。
她在论文的最后对家当界发出了号令，并表示将来六至十年，以τ作为核心研发目标的企业、科研团队与家当生态，将主导后续十年的计算家当成长格局。
“将来十年技巧成长框架已然清楚，仍存在诸多待解难题，仅笔据一企业无法霸占。对象链、行业标准、机能基准、器件物理、贸易模型等范畴，都须要全行业协同共创。”何庭波说。
发表评论 取消回复