其采取SkyWater公司成熟的90nm至130nm工艺,在其200mm临盆线上制造而成,集成了传统的硅CMOS逻辑电路、电阻式RAM层和碳纳米管场效应晶体管。
该团队进一步指出,经由过程持续垂直集成而非一味缩小晶体管尺寸,该架构最终有望在能量延迟积(衡量速度和效力的综合指标)方面,实现100倍到1000倍的晋升。
经由过程这种方法,存储单位和计算单位之间的数据路径被大年夜大年夜缩短,从而明显晋升机能。
研究团队颁布的早期硬件测试成果显示,与具有类似延迟和尺寸的同类二维实现筹划比拟,该堆叠构造的吞吐量进步了约四倍。
除了实测硬件,经由过程仿真评估更高堆叠层的架构,成果显示具有更多内存和计算层级的设计在AI工作负载中,机能晋升高达12倍。
固然学术实验室此前曾展示过实验性的3D芯片,但该团队强调,这项工作的最大年夜不合在于它是在贸易代工厂情况中制造的,而非定制的研究临盆线。


发表评论 取消回复