AMD称下一代Zen 6办事器CPU每机架机能可达英伟达Vera的3.3倍

在比较英伟达平台时，AMD引用此前在英伟达总部、在一系列限制前提下完成的Vera基准测试成果。 Vera是一款基于Arm架构的办事器SoC，搭载88个核心和176个线程，Phoronix在报道中将其称为今朝测试过的“最强Arm处理器”，并指出其在大年夜多半工作负载下优于英特尔Xeon和现有AMD Epyc产品，不过这批测试经由英伟达审批，对测试情况和设备有较严格控制。

根据AMD近日宣布的机能预估文档，这家芯片厂商认为即将推出的下一代办事器CPU平台将在整体机能指标上“明显超出”英伟达的最新筹划。 这些估算直接以此前有利于英伟达Vera的第三方基准数据为参考基本，试图在同一套测试办法和假设前提之下，给出Epyc Venice的相对优势。

AMD的下一代数据中间CPU平台Epyc Venice近期已进入量产阶段，筹划在本年晚些时刻正式宣布。 Venice基于Zen 6架构，单颗处理器最多可供给256个核心和512个线程，同时将制造工艺从现有Epyc Turin所采取的台积电4nm直接跃迁至2nm节点，中心跳过了3nm工艺。 AMD方面估计，比拟Turin，Venice在整体机能与能效上可带来约70%的晋升，并实现约30%的线程密度增长。

在此基本上，AMD按照同一的假设进行机架级推算，包含比较单CPU核心数量、节点功耗、每机架可安排的节点数量以及100千瓦机架功率预算等身分。 在该模型下，AMD认为Epyc Venice的每机架机能可以达到Vera的3.3倍；同时，现有的192核Epyc 9965 Turin以及128核英特尔Xeon 6980P GNR-AP，在雷同前提下也被推算为可分别达到Vera约2.37倍和1.46倍的输出才能。

除了机架级吞吐量，AMD还把矛头指向了每核心机能，称在同样基准体系下，其64核Venice处理器即可在每核心机能上领先Vera约27%，而96核版本则可实现约11%的优势。 因为两家产品都被定位为面向AI工作负载的办事器平台，AMD认为，在每核心机能和核心数量同时抬升的前提下，Venice在面向“智能体式”（agentic）AI安排场景时，有望在同一机架功耗束缚内供给更具吸引力的算力密度。 当然，在自力测试机构拿到量产芯片并完成公开比较之前，这些差距仍然逗留在厂商给出的理论预估层面。

在为Venice预热的同时，AMD也开端为下一代架构“埋伏笔”。 按照其路线图，“Verano”将是AMD首款专为AI基本举措措施设计的CPU产品，并将率先采取Zen 7架构。 供给链消息指出，Zen 7有望导入台积电A14工艺节点，这一约1.4nm级其余制程被视为AMD迈入“埃米级时代”的关键一步，有望在2nm基本上持续带来机能和能效的进一步晋升，不过AMD方面貌前尚未对这些细节给出官方确认。